(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-229784

(43)公開日 平成9年(1997)9月5日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ		技術表示箇所
G01L	1/14			G01L 1/	′14 A	
G01D	5/24			G01P 15/	125	
G01P	15/125			G01D 5/	<b>'24</b> B	

## 審査請求 未請求 請求項の数8 FD (全 17 頁)


(21)出願番号	特顯平8-56697	(71) 出願人 390013343	
		株式会社ワコー	
(22)出顧日	平成8年(1996)2月20日	埼玉県上尾市管谷4丁目73番地	
		(72)発明者 岡田 和廣	
		埼玉県上尾市菅谷4丁目73番地	
		(74)代理人 弁理士 志村 浩	

#### (54) 【発明の名称】 静電容量の変化を利用したセンサ用の信号処理回路

## (57)【要約】

【課題】 静電容量値の変化を電圧値に高感度で変換する。

【解決手段】 外力の作用により相互間距離が変化するように配置された電極対によって容量素子C1, C2が構成され、容量値C1とC2との差分により外力が検出される。入力端子T1には所定周期の矩形波信号CLKが与えられ、インバータ素子51で反転された後、遅延回路R1, C1を通ってノードN1に至る経路と、遅延回路R2, C2を通ってノードN2に至る経路とに分岐する。両分岐信号は排他的論理和素子52に与えられ、位相差に基づく信号がノードN3に出力され、平滑回路Rs, Csで平滑化され、出力端子T2に電圧信号が出力される。端子T1/ノードN1間および端子T1/ノードN2間には、オープンコレクタ型のインバータ素子53,54が接続され、矩形波信号CLKが高レベル状態のとき、容量素子C1, C2を強制放電させる。



20

【特許請求の範囲】

【請求項1】 所定方向への外力が作用することにより、相互間距離が増加するように配置された電極対によって第1の容量素子を構成し、逆に、相互間距離が減少するように配置された電極対によって第2の容量素子を構成し、第1の容量素子の静電容量の変化値と第2の容量素子の静電容量の変化値との差分に基づいて、作用した外力を検出できるセンサ、に用いる信号処理回路であって、

低レベル状態と高レベル状態とを周期的に繰り返す周期 信号を供給する信号供給源と、

第1の端点に前記周期信号が供給される第1の抵抗素子 と、

第1の端点に前記周期信号が供給される第2の抵抗素子と、

第1の入力端が、前記第1の抵抗素子の第2の端点に接続され、第2の入力端が、前記第2の抵抗素子の第2の端点に接続され、前記第1の入力端に与えられた信号と前記第2の入力端に与えられた信号との位相差を示す論理信号を生成する論理素子と、

を備え、前記第1の容量素子を構成する電極対の一端と 前記第2の容量素子を構成する電極対の一端とを低レベ ル状態に固定するとともに、前記第1の容量素子を構成 する電極対の他端を前記第1の抵抗素子の第2の端点に 接続し、前記第2の容量素子を構成する電極対の他端を 前記第2の抵抗素子の第2の端点に接続し、前記差分を 前記論理信号として出力できるようにし、

前記周期信号が高レベル状態にあるときには、前記論理 素子の両入力端の状態には影響を与えず、前記周期信号 が低レベル状態にあるときには、前記論理素子の両入力 端が低レベル状態となるように前記各容量素子を放電さ せる機能を有する制御素子を更に設けたことを特徴とす る静電容量の変化を利用したセンサ用の信号処理回路。

【請求項2】 請求項1 に記載の信号処理回路において、

第2の容量素子に並列接続されたオフセット用容量素子 を更に設け、論理信号の示す位相差が、所定の基準レベ ルに対して増減するようにし、作用した外力の向きを前 記増減に基づいて認識できるようにしたことを特徴とす る静電容量の変化を利用したセンサ用の信号処理回路。

【請求項3】 外力の作用により相互間距離が変化するように配置された電極対によって容量素子を構成し、この容量素子の静電容量の変化に基づいて、作用した外力を検出できるセンサ、に用いる信号処理回路であって、低レベル状態と高レベル状態とを周期的に繰り返す周期信号を供給する信号供給源と、

第1の端点に前記周期信号が供給される抵抗素子と、 第1の入力端に、前記周期信号が与えられ、第2の入力 端が、前記抵抗素子の第2の端点に接続され、前記第1 の入力端に与えられた信号と前記第2の入力端に与えら 50

れた信号との位相差を示す論理信号を生成する論理素子 と、

を備え、前記容量素子を構成する前記電極対の一端を低レベル状態に固定するとともに、他端を前記抵抗素子の前記第2の端点に接続し、前記容量素子の静電容量の変化を前記論理信号として出力できるようにし、

前記周期信号が高レベル状態にあるときには、前記論理素子の第2の入力端の状態には影響を与えず、前記周期信号が低レベル状態にあるときには、前記論理素子の第2の入力端が低レベル状態となるように前記容量素子を放電させる機能を有する制御素子を更に設けたことを特徴とする静電容量の変化を利用したセンサ用の信号処理回路。

【請求項4】 請求項1~3のいずれかに記載の信号処理回路において、

信号供給源が供給する周期信号として、容量素子を放電 させるための期間が充電させるための期間よりも短くな るようなデューティー比をもった矩形波信号を用いるこ とを特徴とする静電容量の変化を利用したセンサ用の信 号処理回路。

【請求項5】 請求項1~3のいずれかに記載の信号処理回路において、

信号供給源が、発生する周期信号の周波数もしくはデューティー比を調節する手段を備えていることを特徴とする静電容量の変化を利用したセンサ用の信号処理回路。

【請求項6】 請求項1~5のいずれかに記載の信号処理回路において、

制御素子として、オープンコレクタ型のインバータ素子を用い、このインバータ素子の入力端に周期信号に対して反転した信号を与え、このインバータ素子の出力端を 論理素子の入力端に接続したことを特徴とする静電容量の変化を利用したセンサ用の信号処理回路。

【請求項7】 請求項1~5のいずれかに記載の信号処理回路において、

制御素子として、一端が低レベル状態に固定され、他端が論理素子の入力端に接続されたアナログスイッチを用い、信号供給源の供給する周期信号が高レベル状態にあるときにはOFF状態、低レベル状態にあるときにはON状態となるようなスイッチング動作を行わせ、ON状態のときに容量素子を放電させるようにしたことを特徴とする静電容量の変化を利用したセンサ用の信号処理回

【請求項8】 請求項1~7のいずれかに記載の信号処理回路において、

論理素子が生成する論理信号を平滑化して所定レベルの 電圧信号を発生させる平滑回路を更に設け、位相差を電 圧値として検出できるようにしたことを特徴とする静電 容量の変化を利用したセンサ用の信号処理回路。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は静電容量の変化を利 用したセンサ用の信号処理回路、特に一対の電極間距離 の変化に基づいて力・加速度・磁気などの検出を行うセ ンサについての信号処理を行う回路に関する。

#### [0002]

【従来の技術】自動車産業や機械産業などでは、力、加 速度、磁気といった物理量を正確に検出できるセンサの 需要が高まっている。特に、二次元あるいは三次元の各 成分ごとにこれらの物理量を検出しうる小型の装置が望 まれている。このような需要に応えるため、静電容量の 変化を利用して物理量の検出を行うセンサが提案されて いる。たとえば、特開平4-148833号公報、特開 平5-118942号公報、特開平5-215627号 公報、特許協力条約に基づく国際公開第WO91/10 118号公報には、静電容量の変化を利用したセンサが 提案されている。これらのセンサでは、固定基板上に形 成された固定電極と、力の作用により変位を生じる変位 電極と、によって容量素子が構成され、この容量素子の 静電容量の変化に基づいて、作用した力の多次元成分の それぞれが検出できる。

【0003】自動車や産業用ロボットの制御装置は、セ ンサからの出力信号に基づいて種々の制御を行う。この とき、出力信号は、静電容量Cの形ではなく、電圧値V の形で与えられていた方が取り扱いやすい。このため、 静電容量の変化として取り出されるセンサの出力を、電 圧値に変換するための信号処理回路が必要になる。た だ、精度良いセンサ出力を得るためには、温度による誤 差が生じにくい信号処理回路を用いる必要がある。特 に、自動車や産業用ロボットにセンサを用いた場合、一 40~+100℃という過酷な温度条件が要求され、温 度特性は検出精度に重大な影響を与えることになる。

【0004】そこで、特開平5-346357号公報に は、温度の影響を受けることなく正確な検出値を出力す ることができる静電容量の変化を利用したセンサ用の信 号処理回路が提案されている。この信号処理回路では、 センサを構成する容量素子に抵抗素子を組み合わせるこ とによりCR遅延回路が構成され、この遅延回路を通っ た周期信号の遅延時間に基づいて容量値Cに対応する電 圧値Vが得られる。・

#### [0005]

【発明が解決しようとする課題】上述した従来の信号処 理回路は、温度による誤差が生じにくいという点では優 れた回路であるが、より精度の高い検出を行うには限界 がある。力・加速度・磁気などの検出を行うセンサは、 今後も益々小型化が要求される傾向にあり、内蔵する容 **量素子の容量値も小さくせざるを得なくなる。このた** め、より微細な容量変化を感度良く検出する必要が生じ る。上述した信号処理回路の検出感度を高める方法とし ては、抵抗素子の抵抗値を大きくする方法や、周期信号 の周波数を高める方法があるが、いずれの方法を採って

も、処理対象となる波形になまりが生じるため、ある限 界を越すと、正しい動作が確保できなくなる。

【0006】そこで本発明は、温度の影響を受けること なく高感度の出力が得られる静電容量の変化を利用した センサ用の信号処理回路を提供することを目的とする。 [0007]

#### 【課題を解決するための手段】

本発明の第1の態様は、所定方向への外力が作用 することにより、相互間距離が増加するように配置され た電極対によって第1の容量素子を構成し、逆に、相互 間距離が減少するように配置された電極対によって第2 の容量素子を構成し、第1の容量素子の静電容量の変化 値と第2の容量素子の静電容量の変化値との差分に基づ いて、作用した外力を検出できるセンサ、に用いる信号 **処理回路において、低レベル状態と高レベル状態とを周** 期的に繰り返す周期信号を供給する信号供給源と、第1 の端点に周期信号が供給される第1の抵抗素子と、第1 の端点に周期信号が供給される第2の抵抗素子と、第1 の入力端が、第1の抵抗素子の第2の端点に接続され、 20 第2の入力端が、第2の抵抗素子の第2の端点に接続さ れ、第1の入力端に与えられた信号と第2の入力端に与 えられた信号との位相差を示す論理信号を生成する論理 素子と、を設け、第1の容量素子を構成する電極対の一 端と第2の容量素子を構成する電極対の一端とを低レベ ル状態に固定するとともに、第1の容量素子を構成する 電極対の他端を第1の抵抗素子の第2の端点に接続し、 第2の容量素子を構成する電極対の他端を第2の抵抗素 子の第2の端点に接続し、静電容量の変化値の差分を論 理信号として出力できるようにし、周期信号が高レベル 状態にあるときには、論理素子の両入力端の状態には影 響を与えず、周期信号が低レベル状態にあるときには、 論理素子の両入力端が低レベル状態となるように各容量 素子を放電させる機能を有する制御素子を更に設けたも のである。

【0008】(2) 本発明の第2の態様は、上述の第1 の態様に係る信号処理回路において、第2の容量素子に 並列接続されたオフセット用容量素子を更に設け、論理 信号の示す位相差が、所定の基準レベルに対して増減す るようにし、作用した外力の向きをこの増減に基づいて 認識できるようにしたものである。

[0009](3)本発明の第3の態様は、外力の作用 により相互間距離が変化するように配置された電極対に よって容量素子を構成し、この容量素子の静電容量の変 化に基づいて、作用した外力を検出できるセンサ、に用 いる信号処理回路において、低レベル状態と高レベル状 態とを周期的に繰り返す周期信号を供給する信号供給源 と、第1の端点にこの周期信号が供給される抵抗素子 と、第1の入力端に、周期信号が与えられ、第2の入力 端が、抵抗素子の第2の端点に接続され、第1の入力端 に与えられた信号と第2の入力端に与えられた信号との

50

位相差を示す論理信号を生成する論理素子と、を設け、容量素子を構成する電極対の一端を低レベル状態に固定するとともに、他端を抵抗素子の第2の端点に接続し、容量素子の静電容量の変化を論理信号として出力できるようにし、周期信号が高レベル状態にあるときには、論理素子の第2の入力端の状態には影響を与えず、周期信号が低レベル状態にあるときには、論理素子の第2の入力端が低レベル状態となるように容量素子を放電させる機能を有する制御素子を更に設けたものである。

【0010】(4) 本発明の第4の態様は、上述の第1 〜第3の態様に係る信号処理回路において、信号供給源 が供給する周期信号として、容量素子を放電させるため の期間が充電させるための期間よりも短くなるようなデューティー比をもった矩形波信号を用いるようにしたも のである。

【0011】(5) 本発明の第5の態様は、上述の第1 〜第3の態様に係る信号処理回路において、信号供給源 に、発生する周期信号の周波数もしくはデューティー比 を調節する手段を設けるようにしたものである。

【0012】(6) 本発明の第6の態様は、上述の第1~第5の態様に係る信号処理回路において、制御素子として、オープンコレクタ型のインバータ素子を用い、このインバータ素子の入力端に周期信号に対して反転した信号を与え、このインバータ素子の出力端を論理素子の入力端に接続するようにしたものである。

【0013】(7) 本発明の第7の態様は、上述の第1~第5の態様に係る信号処理回路において、制御素子として、一端が低レベル状態に固定され、他端が論理素子の入力端に接続されたアナログスイッチを用い、信号供給源の供給する周期信号が高レベル状態にあるときにはOFF状態、低レベル状態にあるときにはON状態となるようなスイッチング動作を行わせ、ON状態のときに容量素子を放電させるようにしたものである。

【0014】(8) 本発明の第8の態様は、上述の第1 〜第7の態様に係る信号処理回路において、論理素子が 生成する論理信号を平滑化して所定レベルの電圧信号を 発生させる平滑回路を更に設け、位相差を電圧値として 検出できるようにしたものである。

[0015]

#### 【発明の実施の形態】

## § 1 センサの基本原理

はじめに、本発明の適用対象となるセンリの基本原理に ついて簡単に述べておく。なお、具体的なセンサの構造 や製造方法についての詳細は、前掲の各公報を参照され たい。

【0016】図1は、従来から用いられているいわゆる「片もち梁式」の一次元加速度センサの側断面図である。このセンサの主たる構成要素は、上部固定基板1、下部固定基板2、中間体3、弾性支持体4、作用体5、上部電極6、下部電極7である。ここで、上部固定基板

1,下部固定基板2は絶縁体からなり、中間体3,弾性支持体4,作用体5は、一体成型された金属からなる。また、上部電極6は上部固定基板1の下面に形成され、作用体5の上面との間には所定間隔dが確保される。こで、作用体5の上面層は上部電極6に対向する電極として機能し、間隔dをもって配された一対の電極(作用体5の上面層と上部電極6)により容量値C1をもった第1の容量素子C1が形成されることになる。一方、下部電極7は下部固定基板2の上面に形成され、作用体5の下面との間には所定間隔dが確保される。ここで、作用体5の下面層は下部電極7に対向する電極として機能し、間隔dをもって配された一対の電極(作用体5の下面層と下部電極7)により容量値C2をもった第2の容量素子C2が形成されることになる。

【0017】弾性支持体 4 は、金属の薄板から構成されており弾力性を有する。したがって、作用体 5 に外力が作用すると、弾性支持体 4 が弾性変形し、作用体 5 が変位することになり、その変位量は作用した外力の大きさに応じたものとなる。図 2 は、作用体 5 に対して図の下方への力 F (たとえば、加速度に基づく力)が作用し、弾性支持体 4 が撓むことにより作用体 5 が図の下方へ変位した状態を示す側断面図である。たとえば、作用体 5 が図の下方へ $\Delta$  d だけ移動したとすると、第1 の容量素子 C 1 の電極間隔は 1 の名 1 を表する。

【0018】一般に、容量素子の静電容量Cは、電極面積をS、電極間隔をd、誘電率を $\varepsilon$ とすると、

 $C = \varepsilon S / d$ 

20

で定まる。したがって、対向する電極間隔が接近すると 静電容量Cは大きくなり、遠ざかると静電容量Cは小さ くなる。したがって、図2に示す状態では、図1に示す 状態に比べると、第1の容量素子C1の容量値C1は減 少し、第2の容量素子C2の容量値C2は増加すること になる。よって、これら静電容量値の変化に基づいて、 作用体5に作用した外力(この例の場合、加速度に基づ く力F)を求めることができる。具体的には、容量値の 差分(C2-C1)の絶対値が作用した力の大きさを示 し、差分の符号が作用した力の方向を示すことになる。 作用体5としてある程度の質量をもった金属塊を用い、 40 このセンサ全体をたとえばエレベータに搭載したとする と、エレベータの昇降運動に基づき、錘りとして機能す る作用体5に加速度が加わることになる。この加速度に 基づく外力により作用体5に変位が生じ、作用した加速 度が容量値の変化として検出されることになる。このよ うに、このセンサは一次元の加速度センサとして機能す

【0019】一方、図3は、従来提案されている三次元加速度センサの側断面図である。このセンサの主たる構成要素は、固定基板10、可撓基板20、作用体30、

上部電極6、下部電極7である。ここで、上部固定基板 50 そして装置筐体40である。図4に、固定基板10の下

20

30

面図を示す。図4の固定基板10をX軸に沿って切断し た断面が図3に示されている。固定基板10は、図示の とおり円盤状の基板であり、周囲は装置筐体40に固定 されている。この下面には、同じく円盤状の固定電極1 1が形成されている。一方、図5に可撓基板20の上面 図を示す。図5の可撓基板20をX軸に沿って切断した 断面が図3に示されている。可撓基板20も、図示のと おり円盤状の基板であり、周囲は装置筐体40に固定さ れている。この上面には、同一形状をもった扇状の変位 電極21~24および円盤状の変位電極25が図のよう に形成されている。作用体30は、その上面が図5に破 線で示されているように、円柱状をしており、可撓基板 20の下面に、同軸接合されている。装置筐体40は、 円筒状をしており、固定基板10および可撓基板20の 周囲を固着支持している。

【0020】固定基板10および可撓基板20は、互い に平行な位置に所定間隔をおいて配設されている。いず れも円盤状の基板であるが、固定基板10は剛性が高く 撓みを生じにくい基板であるのに対し、可撓基板20は 可撓性をもち、力が加わると撓みを生じる基板となって いる。いま、図3に示すように、作用体30の重心に作 用点Pを定義し、この作用点Pを原点とするXYZ三次 元座標系を図のように定義する。すなわち、図3の右方 向にX軸、上方向にZ軸、紙面に対して垂直に紙面裏側 へ向かう方向にY軸、をそれぞれ定義する。ここで、こ のセンサ全体をたとえば自動車に搭載したとすると、自 動車の走行に基づき作用体30に加速度が加わることに なる。この加速度により、作用点Pに外力が作用する。 作用点Pに力が作用していない状態では、図3に示すよ うに、固定電極11と変位電極21~25とは所定間隔 をおいて平行な状態を保っている。ところが、たとえ ば、作用点PにX軸方向の力Fxが作用すると、この力 Fxは可撓基板20に対してモーメント力を生じさせ、 図6に示すように、可撓基板20に撓みが生じることに なる。この撓みにより、変位電極21と固定電極11と の間隔は大きくなるが、変位電極23と固定電極11と の間隔は小さくなる。作用点Pに作用した力が逆向きの - F x であったとすると、これと逆の関係の撓みが生じ ることになる。

【0021】このように力Fxまたは一Fxが作用した とき、変位電極21および23に関する静電容量に変化 が表れることになり、これを検出することにより力Fx または-Fxを検出することができる。このとき、変位 電極22,24,25のそれぞれと固定電極11との間 隔は、部分的に大きくなったり小さくなったりするが、 全体としては変化しないと考えてよい。一方、Y方向の カFyまたは-Fyが作用した場合は、変位電極22と 固定電極11との間隔、および変位電極24と固定電極 11との間隔、についてのみ同様の変化が生じる。ま た、 Z軸方向の力 F z が作用した場合は、図 7 に示すよ 50 えば、図 1 に示す一次元加速度センサを構成する 2 つの

うに、変位電極25と固定電極11との間隔が小さくな り、逆向きのカーFzが作用した場合は、この間隔は大 きくなる。このとき、変位電極21~24と固定電極1 1との間隔も、小さくあるいは大きくなるが、変位電極 25に関する変化が最も顕著である。そこで、この変位 電極25に関する静電容量の変化を検出することにより 力Fzまたは一Fzを検出することができる。

【0022】結局、X軸方向の加速度は変位電極21, 23と固定電極11との間の容量変化に基づき、Y軸方 向の加速度は変位電極22,24と固定電極11との間 の容量変化に基づき、 Z軸方向の加速度は変位電極 2 5 と固定電極11との間の容量変化に基づき、それぞれ検 出が行われる。すなわち、変位電極21と固定電極11 との組み合わせによって容量値C1をもった容量素子C 1が構成され、変位電極23と固定電極11との組み合 わせによって容量値C3をもった容量素子C3が構成さ れているとすれば、容量値の差分(C3-C1)の絶対 値がX軸方向の加速度の大きさを示し、この差分の符号 が加速度の向きを示すことになる。また、変位電極22 と固定電極11との組み合わせによって容量値C2をも った容量素子 C 2 が構成され、変位電極 2 4 と固定電極 11との組み合わせによって容量値C4をもった容量素 子C4が構成されているとすれば、容量値の差分(C2 -C4)の絶対値がY軸方向の加速度の大きさを示し、 この差分の符号が加速度の向きを示すことになる。更 に、変位電極25と固定電極11との組み合わせによっ て容量値C5をもった容量素子C5が構成されていると すれば、この容量値C5の変動分の絶対値がZ軸方向の 加速度の大きさを示し、この変動分の符号が加速度の向 きを示すことになる。

【0023】なお、上述の各センサはいずれも加速度セ ンサであるが、作用体 5.30に直接外力を作用させる ようにすれば、カセンサとして用いることができる。ま た、作用体 5, 30を磁性体で構成しておけば、ここに 作用する磁気力を検出するための磁気センサとして用い ることもできる。

#### 【0024】§2 従来の信号処理回路

結局、上述した種々のセンサでは、静電容量の変化に基 づいて物理量の検出が行われることになるが、この検出 結果を表示したり、記録したり、あるいは、この検出結 果に基づいて何らかの制御を行ったりするためには、静 電容量値を電圧値に変換する必要がある。このような容 量値/電圧値の変換を行うために適した信号処理回路 が、特開平5-346357号公報に開示されている。 この信号処理回路は、温度の影響をできるだけ抑制し、 正確な検出値を出力することができるというメリットを 有する。

【0025】図8は、この従来の信号処理回路の一例を 示す回路図であり、この信号処理回路を用いれば、たと

9

容量素子C1, C2の静電容量値の差分(C2-C1) を電圧値 V1として取り出すことができる。この回路の 入力端子T1には、図示されていない信号発生源から、 低レベル状態と高レベル状態とを周期的に繰り返す矩形 波信号(いわゆるクロック信号) CLKが与えられる。 この入力端子T1の後段には、インバータ素子51が接 続されており、このインバータ素子51の出力端に相当 するノードNOには、矩形波信号CLKを反転した反転 信号が得られることになる。ノードN0の後段は2つに 分岐し、それぞれ抵抗素子R1, R2が接続されてお り、この抵抗素子R1, R2の出力端に相当するノード N1, N2には、排他的論理和素子(Ex-ORゲー ト) 52が接続されている。また、抵抗素子R1の出力 端には、容量素子C1の一方の電極が接続され、この容 量素子C1の他方の電極は接地されており、抵抗素子R 2の出力端には、容量素子C2の一方の電極が接続さ れ、この容量素子 C 2 の他方の電極は接地されている。 ここで、容量素子 C1, C2は、図1に示した一次元加 速度センサを構成する容量素子 C1, C2である。更 に、排他的論理和素子52の出力端には、ノードN3を 介して抵抗素子R s および容量素子C s が接続されてお り、最後に出力端子T2が設けられている。この抵抗素 子Rsおよび容量素子Csは、排他的論理和素子52の 出力信号を平滑化するための平滑回路である。

【0026】次に、この信号処理回路の動作を、図9の 模擬波形図を参照して説明しよう。この模擬波形図に は、図8の回路図における入力端子T1, ノードN0, N1, N2, N3, 出力端子T2の各部の波形が同一時 間軸を用いて示されている。もっとも、この模擬波形図 に示されている各波形は、論理動作の説明の便宜を図る ための模擬波形であり、実際の回路で得られる各部の波 形とは若干異なっている。たとえば、ノードN1, N2 に得られる波形は、C1、R1の組み合わせ、あるいは C2, R2の組み合わせからなるCR遅延回路を通過し た波形であるため、図示のような正確な矩形波にはなら ず、立上がりや立ち下がり部分が緩慢な波形(いわゆる 「なまった波形」)となる。そもそも、入力端子T1に 与えられる矩形波信号にしても、実際の回路では各部に 寄生抵抗や寄生容量が存在するため、完全な矩形波には ならない。ただ、ここでは説明の便宜上、各部に得られ 40 る模擬波形として、いずれも矩形波を示すことにする。 【0027】いま、入力端于11に、図9の第1段目に 示すような周期P1をもった矩形波信号が与えられたと しよう。この場合、ノードNOには、図9の第2段目に 示すような反転信号が得られることになる(ここでは、 インバータ素子51による遅延や波形なまりは無視して いる)。そして、このノードNOの反転信号は、抵抗素 子R1および容量素子C1からなるCR遅延回路を通っ て、ノードN1に現れるが、CR遅延回路固有の時定数

10

目には、このようにΔt1だけ時間遅れを生じてノード N1に現れる信号が示されている。ノードN2にも、同 様に時間遅れを生じた信号が現れることになるが、ここ では、ノードN2に現れる信号は、Δt1よりも大きな Δ t 2だけ時間遅れが生じたものとしよう。 図9の第4 段目には、このように Δ t 2 だけ時間遅れを生じてノー ドN2に現れる信号が示されている。排他的論理和素子 52は、ノードN1の信号とノードN2の信号との排他 的論理和をとる機能を有しているので、ノードN3に現 れる信号は、図9の第5段目に示すようなものになる。 この信号は、ノードN1の信号とノードN2の信号との 位相差を示す信号であり、周期P1/2ごとに、幅W1  $(W1 = \Delta t 2 - \Delta t 1)$  のパルス (図のハッチング部 分) が現れる矩形波信号になる。このノードN3の信号 は、更に、抵抗素子Rsおよび容量素子Csからなる平 滑化回路で平滑化され、最終的に出力端子T2には、図 9の第6段目に示すような信号が得られる。この信号 は、一定の電圧値V1を示す信号であり、この出力端子 T2の信号におけるハッチング部分の面積は、ノードN 3の信号におけるハッチング部分の面積に相当したもの となる。

【0028】さて、このような回路において、抵抗素子 R1とR2との抵抗値を等しく設定しておき、また、容 量素子C1とC2との容量値も等しく設定しておいたと すると、ノードN1, N2には全く同じ波形が得られ、 排他的論理和素子52の出力は常に低レベル状態とな る。よって、出力端子T2は、常に低レベル状態(図に おけるV1=0の状態)となる。したがって、この回路 を図1に示す加速度センサに適用した場合、このセンサ に何ら加速度が作用していない状態(図1に示す状態) では、出力電圧V1=0となる。ところが、この加速度 センサの作用体 5 に、たとえば、図の下方への加速度が 作用した状態(図2に示す状態)では、容量素子C1の 容量値C1は減少し、容量素子C2の容量値C2は増加 することになるので、図8に示す回路において、抵抗素 子R1とR2とが同じ抵抗値であったとしても、R1. C1の組み合わせからなる遅延回路の遅延時間(Δt 1) に比べて、R2, C2の組み合わせからなる遅延回 路の遅延時間 (Δt2) の方が大きくなる。 図9に示す ノードN1, N2の波形は、このように遅延時間に差が 生じたときの状態を示すものである。この遅延時間の差  $(\Delta t 2 - \Delta t 1)$  は、ノードN 3に現れる信号のパル スの幅W1を決定し、最終的に、出力端子T2に現れる 出力電圧V1を決定する要素となる。結局、この信号処 理回路を用いれば、図1に示す加速度センサにおける作 用体5の変位量が、出力端子T2の出力電圧V1として 得られることになる。

子R1および容量素子C1からなるCR遅延回路を通っ 【0029】以上、この信号処理回路を、図1に示すーて、ノードN1に現れるが、CR遅延回路固有の時定数 次元加速度センサに適用した例を示したが、この回路  $\Delta$  t 1 だけ時間遅れを生じることになる。図9の第3段 50 は、図3に示す三次元加速度センサにも同様に適用する

11

ことができる。たとえば、変位電極21と固定電極11 との組み合わせからなる容量素子を図8の容量素子C1 として用い、変位電極23と固定電極11との組み合わ せからなる容量素子を図8の容量素子C2として用いれ ば、出力電圧V1はX軸方向の加速度を示すものとな り、変位電極24と固定電極11との組み合わせからな る容量素子を図8の容量素子C1として用い、変位電極 22と固定電極11との組み合わせからなる容量素子を 図8の容量素子C2として用いれば、出力電圧V1はY 軸方向の加速度を示すものとなる。

#### 【0030】§3 従来の信号処理回路の限界

ここで、上述したセンサの検出感度を向上させるための方法を検討してみる。たとえば、図1に示す一次元加速度センサによる検出感度を向上させるための方法としては、弾性支持体4を薄くして撓みやすくし、わずかな外力でも作用体5の変位dが大きくなるようにする方法や、上部電極6,下部電極7の面積を増やし、各容量素子の容量値を全体的に増加させる方法などがある。しかし、これらの方法は、いずれもセンサを構造的に改するものである。本発明は、信号処理回路の改良によって、検出感度を向上させようとするものである。別言すれば、図2に示すように、作用体5が± $\Delta$ dだけ変位した状態において、この変位量± $\Delta$ dをいかに効率的に電圧に変換するかという方法を提供するものである。

【0031】図8に示す信号処理回路の感度を向上させ る第1の方法は、抵抗素子R1, R2の抵抗値を増やす ことである。 図9 に示すノードN1の波形の遅延時間 Δ t1は、抵抗素子R1と容量素子C1とからなるCR遅 延回路の時定数で定まるものであり、抵抗素子R1の抵 抗値が大きくなれば、当然、遅延時間 A t 1 も大きくな る。同様に、抵抗素子R2の抵抗値が大きくなれば、遅 延時間 A t 2 も大きくなる。そこで、たとえば、抵抗素 子R1、R2の抵抗値をいずれも2倍にして、遅延時間  $\Delta$  t 1,  $\Delta$  t 2を2倍にすることができたとしよう。図 10の模擬波形図は、このときの動作を示すものであ る。図10の第3段目には、2·Δt1だけ時間遅れを 生じてノードN1に現れる信号が示されており、第4段 目には、 $2 \cdot \Delta t 2$  だけ時間遅れを生じてノードN 2 に ·現れる信号が示されている。この場合、ノードN3に現 れる信号は、図10の第5段目に示すようなものにな り、周期P1/2ごとに、幅W2(W2=2(Δt2-Δ t 1)) のパルス(図のハッチング部分)が現れる矩 形波信号になる。よって、これを平滑化すれば、図10 の第6段目に示すように、出力端子T2には電圧値V2 が得られる。図9の電圧値V1と図10の電圧値V2を 比較すればわかるように、後者の方が大きな電圧が得ら れており、感度が向上していることになる。

【0032】図8に示す信号処理回路の感度を向上させ ードN1またはN2の信号波形の立上がり部分が電圧レる第2の方法は、入力端子T1に与える矩形波信号CL ベルh1を横切った瞬間、あるいは立ち下がり部分が電 Kの周波数を高くすることである。これを図11の模擬 50 圧レベルh2を横切った瞬間に、排他的論理和素子52

波形図を参照して説明しよう。図11の第1段目には、 入力端子T1に与える矩形波信号CLKが示されている が、その周期P2は、図9に示す矩形波信号CLKの周 期P1よりも短くなっている。このように、周波数の高 い矩形波信号CLKを用いても、この回路の基本動作に は変わりはないので、ノードN1, N2には、図11の 第3段目および第4段目に示すような波形が得られ、ノ ードN3には、図11の第5段目に示すような波形が得 られる。このノードN3の信号は、やはり幅W1(W1  $= \Delta t 2 - \Delta t 1$ ) のパルス (図のハッチング部分) を もった矩形波信号であるが、図9の第5段目の信号と比 較するとわかるように、パルスの現れる周期がP2/2 と短くなっている。したがって、これを平滑化して出力 端子T2に現れる信号は、図11の第6段目に示すよう に、電圧値V3を示すものとなり、やはり感度が向上し ていることになる。

【0033】このような2つの方法を適用すれば、従来 の信号処理回路の検出感度をある程度までは向上させる ことができるが、この方法には限界がある。その理由 を、図12および図13の波形図を用いて説明しよう。 上述の動作説明で用いた図9、図10、図11の波形図 は、既に述べたように、説明の便宜のために示した模擬 的な波形図であり、実際の回路では、このような完全な 矩形波形は得られない。特に、ノードN1, N2に得ら れる波形は、CR遅延回路の通過によりかなり歪んだも のとなる。すなわち、これまでの説明で用いた遅延時間 Δt1. Δt2なるものは、この波形の歪みを模擬的に 示したものである。したがって、実際のノードN1, N 2に得られる波形は、たとえば、図12に実線で示した ような波形になる。なお、一点鎖線で示す波形は、歪み が生じる前の矩形波形を比較のために示したものであ る。このような歪みが生じるのは、CR遅延回路におけ る容量素子Cに対する充電あるいは放電に時間がかかる ためである。

【0034】ここで、排他的論理和素子52に、このような歪んだ信号が入力された場合の動作を考えてみる。たとえば、排他的論理和素子52として、CMOSの論理素子を用いたとすると、電源電圧VDDで動作するCMOSの論理動作関値電圧はVDD/2付近である。ただ、実際の論理素子の関値電圧は、ヒステリシス特性をもっており、低レベル状態から高レベル状態に遷移するときの関値電圧と、高レベル状態から低レベル状態に遷移するときの関値電圧とは異なる。たとえば、図12の波形図において、ノードN1またはN2の電圧が、低レベル状態から高レベル状態に遷移するときの関値電圧は電圧ト1となり、逆に、高レベル状態から低レベル状態に遷移するときの関値電圧は電圧ト1となり、逆に、高レベル状態から低レベル状態に遷移するときの関値電圧は電圧ト1となり、逆に、高レベル状態から低レベル状態に遷移するときの関値電圧は電圧ト1となり、逆に、高レベル状態から低レベル状態に遷移するときの関値電圧は電圧ト1となる。したがって、ノードN1またはN2の信号波形の立上がり部分が電圧レベルト1を横切った瞬間にあるいは立ち下がり部分が電圧レベルト2を横切った瞬間、あるいは立ち下がり部分が電圧レベルト2を横切った瞬間、あるいは立ち下がり部分が電圧レベルト2を横切った瞬間に 非他的論理和表子52

40

13

の論理出力が遷移することになる。このように、図12 に実線で示す歪んだ波形の場合、一点鎖線で示す理想的な波形に比べ、論理遷移が起こる時点に「遅れ」が生じることになり、この「遅れ」が、これまでの説明で用いた遅延時間 $\Delta$ t1, $\Delta$ t2に相当するものである。

【0035】さて、図12に実線で示すような歪んだ信 号が入力された場合であっても、この信号波形が電圧レ ベルh1,h2を交互に横切っている限り、排他的論理 和素子52は当初の設計どおりの論理動作を行うことが できる。ところが、この信号の周波数を高くしてゆく と、やがてこの論理動作に支障が生じるようになる。図 13に実線で示す波形は、入力端子T1に与える矩形波 信号CLKの周波数をより高めたときに、ノードN1ま たはN2に得られる信号波形を示すものである。一点鎖 線で示す波形は、歪みが生じる前の矩形波信号を示すも のであり、図12図の矩形波信号と比較すると、周波数 が高くなっていることがわかる。このように、もとの矩 形波信号の周波数が高くなると、周期は短くなるため、 歪みを生じた信号はもとの矩形波信号に十分に追随する ことができなくなってくる。別言すれば、もとの矩形波 信号の周期に比べて、CR遅延回路の容量素子の充電あ るいは放電に必要な時間の方が長くなってくる。このた め、歪みを生じた信号波形は、図13に実線で示すよう に、電圧上昇過程であっても高レベル状態に到達する前 に電圧下降過程へと遷移し、逆に、電圧下降過程であっ ても低レベル状態に到達する前に電圧上昇過程へと遷移 することになり、電圧レベルVDD/2を中心として振幅 A1で振動する周期信号波形となる。この図13に示す 例では、まだ、振幅A1が、電圧レベルh1~h2の幅 よりも大きいため、排他的論理和素子52は支障なく論 理動作を行うことができる。ところが、もとの矩形波信 号の周波数を更に高くすると、振幅A1は更に小さくな り、やがて、信号波形は電圧レベル h 1, h 2を横切ら ない状態になる。こうなると、排他的論理和素子52は 当初の設計どおりの動作を行うことはできず、この信号 処理回路からは正しい出力電圧は得られなくなる。

【0036】以上述べたように、図8に示す従来の信号 処理回路では、感度を高めるために矩形波信号CLKの 周波数を高めようとしても、ある程度以上の周波数になると正常動作が行われなくなってしまう。このような事 40 情は、感度を高めるためのもうひとつの方法、すなわち、抵抗素子R1,R2の抵抗値を入さくするという方法でも全く同じである。CR遅延回路の抵抗値を大きく設定すれば、波形の歪みがより顕著になる。すなわち、図13に実線で示す信号波形を例にとれば、抵抗値を大きくすると波形がより寝た状態になる。このため、やはり振幅A1が小さくなり、正常な動作が行われなくなる。このように、図8に示す従来の信号処理回路では、検出感度の向上に限界があり、この限界を越えて感度を向上させることはできない。 50

14

## 【0037】§4 本発明の信号処理回路

本発明の特徴は、図8に示す従来の信号処理回路に、新 たな構成要素を付加することにより、検出感度を更に向 上させるようにした点にある。図14は、本発明の一例 に係る信号処理回路の回路図である。この回路は、図8 に示す従来の信号処理回路に、更に、オープンコレクタ 型のインバータ素子53、54を付加したものである。 インバータ素子53の入力端は入力端子T1に接続され ており、出力端はノードN1に接続されている。また、 インバータ素子54の入力端は入力端子T1に接続され ており、出力端はノードN2に接続されている。オープ ンコレクタ型のインバータ素子は、TTL素子(たとえ ば、7405-TTLチップ) などの形態で一般に供給 されており、基本的には、入力信号を反転するという論 理反転素子としての機能を有するが、図14に示すよう な回路接続を行って用いると、本発明に適した特有の動 作を行うことができる。すなわち、入力端子T1の矩形 波信号CLKが低レベル状態にあるとき(ノードNOに 供給される信号が高レベル状態にあるとき)には、ノー ドN1, N2の状態には何ら影響を与えず(別言すれ ば、抵抗値無限大の素子として機能する(いわゆるハイ インピーダンス状態になる))、入力端子T1の矩形波 信号CLKが高レベル状態にあるとき(ノードNOに供 給される信号が低レベル状態にあるとき)には、ノード N1, N2を接地電位に接続し、容量素子C1, C2を 瞬時に放電させる。

【0038】さて、このように、オープンコレクタ型の インバータ素子53,54を付加した回路の動作を、図 15の波形図を参照して説明しよう。いま、図14に示 す回路の入力端子T1に、図15の第1段目に示すよう な周期P2をもった矩形波信号CLKを与えたとする と、ノードNOには、図15の第2段目に示すような反 転信号が得られる。このとき、ノードN1またはN2に 現れる波形は、図15の第3段目に実線で示すようなも のになる。すなわち、入力端子T1の矩形波信号CLK が高レベル状態にある前半周期P21においては、オー プンコレクタ型のインバータ素子53,54の動作によ り、ノードN1, N2は接地電位に接続されるため、容 量素子C1, C2は瞬時に放電され、ノードN1, N2 の電位は低レベル状態となる。一方、入力端子T1の矩 形波信号CLKが低レベル状態に遷移し後半周期P22 に入ると、オープンコレクタ型のインバータ素子53. 54は、ノードN1, N2の電位に何ら影響を及ぼさな くなり、容量素子C1、C2はCR遅延回路の時定数に 従って充雷される。

【0039】ここで留意すべき点は、この後半周期P2 2における充電動作は、容量素子C1, C2が完全に放 電している状態(前半周期P21の状態)から開始され るため、効率の良い充電が行われるという点である。す 50 なわち、図13に示すように、電圧レベルVDD/2近傍

20

15

の中途半端な半充電状態から充電動作を開始するより も、図15に示すように、電圧レベル0の完全放電状態 から充電動作を開始する方が、効率良い急速充電が可能 になる。その結果、図15に示すノードN1, N2の波 形振幅A2は、図13に示すノードN1, N2の波形振 幅A1よりも大きくなる。結局、図14に示す本発明の 信号処理回路では、図8に示す従来の処理回路に比べ て、矩形波信号CLKの周波数をより高く設定しても支 障ない動作が可能になり、検出感度を更に高めることが 可能になる。

【0040】§5 デューティー比と感度との関係 上述したように、図14に示す本発明の信号処理回路で は、矩形波信号CLKの周波数をより高く設定すること により、従来の回路に比べて検出感度を更に高めること が可能になる。しかし、この図14に示す信号処理回路 にも、用いる矩形波信号CLKの周波数には限界があ り、周波数をある程度以上高くすると、正常に動作しな くなる。図16は、矩形波信号CLKの周波数を更に高 めたときの図14に示す信号処理回路の動作を示す波形 図である。図16の第1段目に示す矩形波信号CLKの 周期P3は、図15の第1段目に示す矩形波信号CLK の周期P2よりも更に短くなっている。そのため、図1 6の第2段目に示すノードN1, N2の波形振幅A3 は、図15の第3段目に示すノードN1, N2の波形振 幅A2よりも小さくなっており、もはや閾値電圧レベル h1には到達しない状態となっている。

【0041】本願発明者は、このような状態において も、矩形波信号CLKのデューティ比を変えることによ り、正常動作が可能になることを見出だした。これを図 17の波形図を用いて説明しよう。図17の第1段目に 示す矩形波信号CLKは、図16の第1段目に示す矩形 波信号 CLKと同じ周期 P3を有するが、デューティ比 が異なっている。すなわち、図16の波形図ではデュー ティ比が50%であったのに対し、図17の波形図では デューティ比が15%程度(前半周期P31:後半周期 P32=15:85) に設定されている。ここで、前半 周期P31は、容量素子C1, C2の放電を行うための 期間である。この放電はオープンコレクタ型のインバー タ素子53, 54によって瞬時(CR遅延回路の時定数 に比べて十分に短い時間) に行われるため、前半周期P 31を長く設定する必要はない。一方、後半周期 P 3 2 は、容量素子 C 1, C 2の充電を行うための期間であ り、充電速度はCR遅延回路の時定数に基づいて定ま る。この後半周期P32を長く設定すると、図17の第 2段目の波形図に示されているように、波形が立上がる ために十分な時間を確保することが可能になる。このよ うに、図16に示す動作も、図17に示す動作も、用い る矩形波信号CLKの周波数は全く同じであるが、前者 におけるノードN1, N2の波形振幅はA3となり、正 常動作に支障が生じていたのに対し、後者におけるノー 16

ドN1, N2の波形振幅はA4となり、正常動作が可能になる。

【0042】このように、本発明を実施する上では、用いる矩形波信号CLKのデューティ比を50%以下に設定(容量素子を放電させるための期間が充電させるための期間よりも短くなるように設定)するのが好ましく、特に、実用上は放電期間のデューティ比を10%程度に設定するのが好ましい。

【0043】このように、本発明に係る信号処理回路で は、用いる矩形波信号CLKの周波数を調節するか、も しくはデューティ比を調節することにより、検出感度の 調節が可能になる。そこで、信号発生源に、発生する矩 形波信号CLKの周波数もしくはデューティ比を調節す る手段を付加すれば、感度調節機能をもった信号処理回 路を実現することができる。図18は、このような機能 をもった信号処理回路の一例を示す回路図であり、クロ ック発生器61とデューティ比調節器62によって信号 発生源が構成されている。クロック発生器61は、任意 の周波数をもった矩形波信号CLKを発生させる装置で あり、デューティ比調節器62は、クロック発生器61 が発生した矩形波信号 CLKのデューティ比を調節する 手段である。オペレータは、クロック発生器61を調節 して矩形波信号 CLKの周波数を所望の値に設定すると ともに、デューティ比調節器62を調節してそのデュー ティ比を所望の値に設定することができる。このような 調節操作により、この信号処理回路の検出感度の調節が 可能になる。

## 【0044】 § 6 オフセット用容量素子を用いた信号 処理回路

以上説明したように、本発明に係る信号処理回路を用い れば、一対の容量素子 C 1, C 2 の容量値の差分の絶対 値を電圧値として取り出すことができることができる。 しかしながら、図14に示す回路では、差分の符号を認 識することはできない。たとえば、図1に示す一次元加 速度センサに図14に示す信号処理回路を適用した場合 を考えよう。この加速度センサに加速度が全く作用して いない状態では、容量素子 C1, C2の容量値は等しく なり、図14の回路におけるノードN1, N2の信号は 全く同じになり、出力端子T2の出力電圧はOとなる。 一方、図2に示すように、加速度に基づく下方への力F が作用すると、容量素子C2の容量値C2と容量素子C 1の容量値C1との関係は、C2>C1となり、図9の 模擬波形図に示されているように、ノードN 1 の信号波 形に比べて、ノードN2の信号波形の方が大きく遅延を 生じるようになり、この遅延時間の差に基づいて、出力 端子T2に電圧V1が得られることになる。ところが、 加速度の向きが逆転しても、出力端子T2には全く同じ 電圧が得られる。すなわち、図2とは逆に、加速度に基 づいて図の上方へのカーFが作用すると、容量値の大小 関係はC2<C1と逆転し、ノードN2の信号波形に比 50

べて、ノードN1の信号波形の方が大きく遅延を生じる ようになるが、遅延時間の差には変わりがないため、出 力端子T2には同じ電圧V1が得られることになる。

【0045】このように、図14に示す回路を図1の一 次元加速度センサにそのまま適用すると、図の上下方向 に作用した加速度の絶対値は出力端子T2に電圧V1と して得ることはできるが、加速度の向き(上方向か下方 向か) に関する情報は得ることができない。

【0046】このような問題に対処するためには、図1 4に示す回路の代わりに、図19に示す回路を用いれば よい。この回路は、図14に示す回路に、更にオフセッ ト用容量素子COを追加したものである。このオフセッ ト用容量素子COは、出力端子T2に得られる電圧値に 所定のオフセット値をバイアスするためのものであり、 これを付加することにより、何ら加速度が作用していな い状態であっても、出力端子T2には、所定の基準レベ ルの電圧が出力されるようになる。たとえば、図1に示 す加速度センサにおいて、加速度が全く作用していない 状態では、容量素子C1, C2の容量値は等しくなる が、図19に示す回路では、容量素子C2に対してオフ セット用容量素子COが並列接続されているため、ノー ドN1の信号波形に比べて、ノードN2の信号波形の方 が大きく遅延を生じるようになり、この位相差に基づい て、出力端子T2に所定の基準レベルの電圧が出力され ることになる。

【0047】ここで、もし図2に示すように、図の下方 への力Fが作用すると、容量値の大小関係はC2>C1 となり、ノードN 2の信号波形の遅延時間は更に大きく なり、結果的に、ノードN1の信号波形とノードN2の 信号波形との位相差は大きくなり、出力端子T2に出力 される電圧は基準レベルよりも大きくなる。逆に、図の 上方へのカーFが作用すると、容量値の大小関係はC1 >C2と逆転し、結果的に、ノードN1の信号波形とノ ードN 2 の信号波形との位相差は小さくなり、出力端子 T2に出力される電圧は基準レベルよりも小さくなる。 こうして、図19に示す信号処理回路を用いれば、出力 端子T2に得られる出力電圧が基準レベルよりも大きい か小さいかによって、作用した加速度の向きを認識する ことができるようになり、出力電圧と基準レベルとの隔 たりにより、作用した加速度の絶対値を認識することが 40 できるようになる。

## 【① 0 4 8】 § / 単一の谷重素子の谷重値を検出する 回路

これまで述べた信号処理回路は、いずれもセンサを構成 する一対の容量素子の容量値の差分を電圧値として取り 出すための回路であった。このような回路は、図1に示 す一次元加速度センサに適用することが可能であり、ま た、図3に示す三次元加速度センサにおけるX軸方向の 加速度成分やY軸方向の加速度成分の検出に適応するこ

18

の差分として検出値を得る手法は、精度の高い検出値を 得ることができるメリットがある。たとえば、温度上昇 によってセンサの構成部材が膨脹し、容量素子の電極間 隔に変化が生じたとしても、一対の容量素子について同 一の変化が生じさえすれば、差分検出値には、この温度 変化の影響は現れない。ただ、センサによっては、単一 の容量素子の容量値を直接検出するタイプのものも存在 する。たとえば、図3に示す三次元加速度センサにおけ る 2 軸方向の加速度成分の検出には、固定電極 1 1 と変 位電極25との組み合わせからなる単一の容量素子の容 量値を検出する必要がある。また、図1に示す一次元加 速度センサでも、一方の容量素子の容量値の変化だけに 基づいて加速度検出を行うことも可能である。

【0049】本発明は、このように、単一の容量素子の 容量値を検出するタイプのセンサにも適用可能である。 図20は、このようなタイプのセンサに適用するための 信号処理回路の一例を示す回路図である。図14に示す 回路との相違は、インバータ素子51からノードN1に 至る経路にはCR遅延回路は存在せず、インバータ素子 51からノードN2に至る経路にのみCR遅延回路が設 けられている点である。したがって、オープンコレクタ 型のインバータ素子54も、入力端子T1とノードN2 との間にのみ設けられている。この回路では、ノードN 1に現れる信号波形は、ノードNOの反転信号そのもの になり、ノードN2に現れる遅延信号と反転信号との位 相差に相当する幅をもったパルスが排他的論理和素子5 2からノードN3に出力されることになり、この幅に対 応した出力電圧が出力端子T2に得られる。結局、出力 端子T2に得られる出力電圧は、容量素子Cの容量値に 対応したものになる。

## 【0050】§8 CMOSアナログスイッチを用いた 実施形態

上述した本発明に係る信号処理回路では、容量素子を瞬 時に放電させるために、オープンコレクタ型のインバー タ素子53,54を用いているが、これらの代わりにア ナログスイッチを用いることも可能である。図21は、 このようなアナログスイッチ71,72を用いて構成し た信号処理回路の回路図である。アナログスイッチとし ては、たとえば、「СМОS-4066」として一般に 市販されている素子を用いればよい。アナログスイッチ 71の一端は接地され、他端はノードN1に接続されて おり、アナログスイッチ72の一端は接地され、他端は ノードN2に接続されている。いずれのスイッチも、入 力端子T1に与えられる矩形波信号CLKによってスイ ッチング動作し、矩形波信号CLKが低レベル状態にあ るとき(ノードNOに供給される信号が高レベルとな り、各容量素子が充電状態にあるとき)にはOFF状 態、高レベル状態にあるとき(ノードNOに供給される 信号が低レベルとなり、各容量素子が放電状態にあると とが可能である。このように、一対の容量素子の容量値 50 き)にはON状態となる。このアナログスイッチはOF

20

F状態のときには、ノードN1, N2の状態には何ら影 響は与えないが、ON状態のときには、ノードN1、N 2を接地レベルに接続し、容量素子C1, C2を強制的 に瞬時放電させる機能を有する。

【0051】結局、本発明の要点は、ノードN0に供給 される信号が高レベルとなり、各容量素子が充電状態に あるときには、ノードN1, N2の状態には影響を与え ず、ノードNOに供給される信号が低レベルとなり、各 容量素子が放電状態にあるときには、ノードN1、N2 が低レベル状態となるように容量素子を強制的に放電さ せる機能をもった手段を、図8に示す従来の信号処理回 路に付加する点にあり、このような機能をもった手段で あれば、オープンコレクタ型のインバータ素子、アナロ グスイッチ、など、どのような手段を付加するようにし てもかまわない。

#### 【0052】§9 その他の実施形態

最後に、本発明のいくつかの変形例を、以下に述べてお く。

[0053](1) これまでの実施形態では、位相差を 求めるための論理素子として、排他的論理和素子(Ex -ORゲート) 52を用いているが、他の論理素子によ り位相差を求めることも可能である。たとえば、図22 に示す信号処理回路は、論理積素子(ANDゲート)8 1によって両入力信号の位相差を求めるように構成した 回路であり、図23に示す信号処理回路は、論理和素子 (ORゲート) 82によって両入力信号の位相差を求め るように構成した回路である。

【0054】図24に、論理積素子81を用いた信号処 理回路(図22)の基本動作を説明するための模擬波形 図を示す。この模擬波形図において、T1, N0, N 1, N2の各ノードに現れる波形は、図9に示されたも のと全く同じであるが、ノードN3に現れる波形は論理 積素子81の出力波形となり、出力端子T2に現れる電 圧V4は、この論理積素子81の出力信号を平滑化した 電圧となる。図示のとおり、ノードN3に現れる波形に おける高レベル状態の時間幅は、もとの矩形波信号CL Kの半周期(P1/2)から位相差W1を差し引いたも のとなるため、出力端子T2に得られる電圧V4と基準 電圧レベル (VDD/2) との差が位相差W1に対応する ことになり、位相差W1が大きければ大きいほど、出力 端子T2に得られる電圧V4は小さくなるが、最終的に 位相差W1に対応した信号が得られるという点では、こ れまで述べてきた排他的論理和素子52を用いた実施形 態と変わりはない。

【0055】一方、図25に、論理和素子82を用いた 信号処理回路(図23)の基本動作を説明するための模 擬波形図を示す。この模擬波形図においても、T1.N O, N1, N2の各ノードに現れる波形は、図9に示さ れたものと全く同じであるが、ノードN3に現れる波形 は論理和素子82の出力波形となり、出力端子T2に現 50 の高レベル状態の時間幅を、平滑回路によってアナログ

れる電圧 V 5 は、この論理和素子 8 2 の出力信号を平滑 化した電圧となる。図示のとおり、ノードN3に現れる 波形における高レベル状態の時間幅は、もとの矩形波信 号CLKの半周期(P1/2)に位相差W1を加えたも のとなるため、出力端子T2に得られる電圧V5から基 準電圧レベル (VDD/2) を差し引いた値が位相差W1

20

に対応することになるが、最終的に位相差W1に対応し た信号が得られるという点では、これまで述べてきた排 他的論理和素子52を用いた実施形態と変わりはない。

【0056】このように、本発明では、両信号の位相差 を示す論理信号を得ることができる論理素子であれば、 どのような論理素子を用いてもかまわないが、最も効率 良い位相差検出を行う上では、排他的論理和素子を用い るのが好ましい。

[0057](2)これまでの実施形態では、入力端子 T1に与えた矩形波信号CLKをインバータ素子51で 反転させ、ノードNOに供給される反転信号を各抵抗素 子や容量素子に供給していたが、インバータ素子51は 必ずしも用いる必要はない。たとえば、図14に示す信 号処理回路の代わりに、図26に示すような信号処理回 路を用いることも可能である。この図26の回路では、 入力端子T1に与えた矩形波信号CLKがそのまま各抵 抗素子や容量素子に供給されることになる。ただ、この 場合は、矩形波信号CLKが低レベル状態のときに、ノ ードN1, N2を接地状態にする必要があるので、論理 反転のためのインバータ素子91,92を、オープンコ レクタ型のインバータ素子53,54の前段に挿入して いる。

【0058】なお、実用上は、図26に示す回路の代わ りに図27に示す回路を用いるのが好ましい。図27の 30 回路は、ノードNOの前段にバッファ回路93を挿入し たものである。ノードNOの後段には、抵抗素子および 容量素子からなるアナログ回路が接続されている。バッ ファ回路93は、このアナログ回路を駆動するための十 分な電力を供給するための機能を果たす。

【0059】要するに、本発明では、ノードNOに所定 の周期信号を供給するようにし、この周期信号が高レベ ル状態にあるとき(別言すれば、容量素子が充電状態に あるとき)には、ノードN1, N2の状態には影響を与 えず、この周期信号が低レベル状態にあるとき(別言す れば、容量素子が放電状態にあるとき)には、ノードN 1. N2が低レベル状態となるように各容量素子を強制 的に放電させるような制御が行われるようにすればよ

【0060】(3) これまでの実施形態では、ノードN 3に得られる論理信号(位相差の情報をもった信号) を、抵抗素子R s および容量素子C s からなる平滑回路 を通して平滑化し、所定レベルの電圧信号を得るように していた。別言すれば、ノードN3に得られる論理信号

検出値として取り出していた。しかしながら、このノー ドN3に得られる論理信号の時間幅を定量的に検出する ためには、必ずしも平滑回路を用いる必要はない。ノー ドN3に得られる論理信号は、位相差の情報をPWM

(Pulse Width Modulation) 法によって変調した信号で あり、他にも種々の方法で、この時間幅を定量的に検出 することが可能である。たとえば、この論理信号の周波 数よりも十分に高い周波数をもったパルスを用いて、こ の論理信号の時間幅をカウントするような方法を用いれ て得ることが可能である。

#### [0061]

【発明の効果】以上のとおり、本発明によれば、静電容 **量の変化を利用したセンサ用の信号処理回路の感度を更** に向上させることが可能になる。

#### 【図面の簡単な説明】

【図1】本発明の適用対象となる一次元加速度センサの 構造を示す側断面図である。

【図2】図1に示す加速度センサに、加速度に基づく力 Fが作用したときの状態を示す側断面図である。

【図3】本発明の適用対象となる三次元加速度センサの 構造を示す側断面図である。

【図4】図3に示すセンサの固定基板10の下面図であ る。図4の固定基板10をX軸に沿って切断した断面が 図3に示されている。

【図5】図3に示すセンサの可撓基板20の上面図であ る。図5の可撓基板20をX軸に沿って切断した断面が 図3に示されている。

【図6】図3に示すセンサの作用点PにX軸方向の力F x が作用したときの、センサの撓み状態を示す側断面図 30

【図7】図3に示すセンサの作用点Pに2軸方向の力F zが作用したときの、センサの撓み状態を示す側断面図 である。

【図8】図1~図7に示すセンサに用いる従来の信号処 理回路を示す回路図である。

【図9】図8に示す信号処理回路の基本動作を説明する ための模擬波形図である。

【図10】図8に示す信号処理回路において、抵抗素子 R1, R2の抵抗値を大きくした場合の動作を説明する ための模擬波形図である。

【図11】図のに示す信号処理回路において、入力端子 T1に与える矩形波信号CLKの周波数を高くした場合 の動作を説明するための模擬波形図である。

【図12】図8に示す信号処理回路におけるノードN 1, N2に現れる実際の信号波形を示す波形図である。

【図13】図8に示す信号処理回路において、入力端子 T1に与える矩形波信号CLKの周波数を高くした場合 に、ノードN1, N2に現れる実際の信号波形を示す波 形図である。

【図14】本発明の一実施形態に係る信号処理回路の回 路図である。

【図15】図14に示す信号処理回路におけるノードN 1, N2に現れる実際の信号波形を示す波形図である。

【図16】図14に示す信号処理回路において、入力端 子T1に与える矩形波信号CLKの周波数を高くした場 合に、ノードN1, N2に現れる実際の信号波形を示す 波形図である。

【図17】図14に示す信号処理回路において、入力端 ば、この信号処理回路の最終出力をデジタル検出値とし 10 子T1に与える矩形波信号CLKのデューティ比を下げ た場合に、ノードN1、N2に現れる実際の信号波形を 示す波形図である。

> 【図18】図14に示す信号処理回路に、矩形波信号C LKの周波数およびデューティ比を調節する機能を付加 した回路を示す回路図である。

> 【図19】図14に示す信号処理回路に、オフセット用 容量素子COを付加した回路を示す回路図である。

> 【図20】単一の容量素子の容量値を検出する本発明の 別な一実施形態に係る信号処理回路の回路図である。

20 【図21】図14に示す信号処理回路におけるオープン コレクタ型のインバータ素子53,54の代わりに、C MOSアナログスイッチ71,72を用いた実施形態に 係る信号処理回路の回路図である。

【図22】図14に示す信号処理回路における論理素子 を、論理積素子(ANDゲート)81に置き換えた回路 を示す回路図である。

【図23】図14に示す信号処理回路における論理素子 を、論理和素子(ORゲート)82に置き換えた回路を 示す回路図である。

【図24】図22に示す信号処理回路の基本動作を説明 するための模擬波形図である。

【図25】図23に示す信号処理回路の基本動作を説明 するための模擬波形図である。

【図26】図14に示す信号処理回路の変形例を示す回 路図である。

【図27】図26に示す信号処理回路を更に実用的にし た回路の回路図である。

#### 【符号の説明】

- 1 …上部固定基板
- 2…下部固定基板 40
  - 3…中間体
  - 4 …弹性支持体
  - 5…作用体
  - 6…上部電極
  - 7…下部電極
  - 10…固定基板 11…固定電極
  - 20…可撓基板
  - 21~25…変位電極
- 50 30…作用体

(13)

特開平9-229784

23

40…装置筐体

51…インバータ素子

52…排他的論理和素子(Ex-ORゲート)

53,54…オープンコレクタ型のインバータ素子

61…クロック発生器

62…デューティ比調節器

71, 72…CMOSアナログスイッチ

81…論理積素子(ANDゲート)

82…論理和素子(ORゲート)

91,92…インバータ素子

93…バッファ素子

A 1 ~ A 4 …信号波形の振幅

C, C1~C5…センサを構成する容量素子

C0…オフセット用容量素子

C s …平滑回路用容量素子

CLK…矩形波信号(クロック信号)

F, Fx, Fz…加速度に基づいて作用する力

24

h 1, h 2…閾値電圧レベル

N0~N3…回路のノード

P…作用点

P1~P3…矩形波信号の周期

R, R1, R2…抵抗素子

R s ···平滑回路用抵抗素子

T 1 …入力端子

10 T 2 ···出力端子


Δ t 1, Δ t 2 ··· 遅延時間


V1~V5…出力電圧


VDD…電源電圧

W1, W2…パルスの幅





























This Page Blank (uspto)